SmGen

라이센스: 무료 ‎파일 크기: N/A
‎사용자 평가: 3.0/5 - ‎1 ‎투표

SmGen은 Verilog를 위한 유한 상태 기계 발전기입니다. 하지만 FSM 엔트리 도구가 아닙니다. 입력은 동작과 같은 Verilog입니다. SmGen은 그것에서 신디사이저 FSM 기반 의 디자인을 생성합니다. 시계 경계는 디자이너가 명시적으로 제공합니다.

버전 기록

  • 버전 files 에 게시 2010-06-11
    몇 가지 수정 및 업데이트
  • 버전 N/A 에 게시 2010-06-11

프로그램 세부 정보